闩锁效应

Admin in 百科 2024-04-16 09:52:55

目录
  1 简介
  2 原理分析
  简介
  闩锁效应是CMOS工艺所特有的寄生效应,严重会导致电路的失效,甚至烧毁芯片。闩锁效应是由NMOS的有源区、P衬底、N阱、PMOS的有源区构成的n-p-n-p结构产生的,当其中一个三极管正偏时,就会构成正反馈形成闩锁。避免闩锁的方法就是要减小衬底和N阱的寄生电阻,使寄生的三极管不会处于正偏状态。 静电是一种看不见的破坏力,会对电子元器件产生影响。ESD 和相关的电压瞬变都会引起闩锁效应(latch-up)是半导体器件失效的主要原因之一。如果有一个强电场施加在器件结构中的氧化物薄膜上,则该氧化物薄膜就会因介质击穿而损坏。很细的金属化迹线会由于大电流而损坏,并会由于浪涌电流造成的过热而形成开路。这就是所谓的“闩锁效应”。在闩锁情况下,器件在电源与地之间形成短路,造成大电流、EOS(电过载)和器件损坏。
  MOS工艺含有许多内在的双极型晶体管。在CMOS工艺下,阱与衬底结合会导致寄生的n-p-n-p结构。这些结构会导致VDD和VSS线的短路,从而通常会破坏芯片,或者引起系统错误。
  例如,在n阱结构中,n-p-n-p结构是由NMOS的源,p衬底,n阱和PMOS的源构成的。当两个双极型晶体管之一前向偏置时(例如由于流经阱或衬底的电流引起),会引起另一个晶体管的基极电流增加。这个正反馈将不断地引起电流增加,直到电路出故障,或者烧掉。
  可以通过提供大量的阱和衬底接触来避免闩锁效应。闩锁效应在早期的CMOS工艺中很重要。不过,现在已经不再是个问题了。在近些年,工艺的改进和设计的优化已经消除了闩锁的危险。
  Latch up 的定义
  Latch up 最易产生在易受外部干扰的I/O电路处, 也偶尔发生在内部电路
  Latch up 是指cmos晶片中, 在电源power VDD和地线GND(VSS)之间由于寄生的PNP和NPN双极性BJT相互影响而产生的一低阻抗通路, 它的存在会使VDD和GND之间产生大电流
  随着IC制造工艺的发展, 封装密度和集成度越来越高,产生Latch up的可能性会越来越大
  Latch up 产生的过度电流量可能会使芯片产生永久性的破坏, Latch up 的防范是IC Layout 的最重要措施之一
  原理分析
  Q1为一垂直式PNP BJT, 基极(base)是nwell, 基极到集电极(collector)的增益可达数百倍;Q2是一侧面式的NPN BJT,基极为P substrate,到集电极的增益可达数十倍;Rwell是nwell的寄生电阻;Rsub是substrate电阻。
  以上四元件构成可控硅(SCR)电路,当无外界干扰未
  引起触发时,两个BJT处于截止状态,集电极电流是C-B的反向漏电流构成,电流增益非常小,此时Latch up不会产生。当其中一个BJT的集电极电流受外部干扰突然增加到一定值时,会反馈至另一个BJT,从而使两个BJT因触发而导通(通常情况下是PNP比较容易触发起来),VDD至GND(VSS)间形成低抗通路。之后就算外界干扰消失,由于两三极管之间形成正反馈,还是会有电源和地之间的漏电,即锁定状态。Latch up由此而产生。
  产生Latch up 的具体原因
  1. 芯片一开始工作时VDD变化导致nwell和P substrate间寄生电容中产生足够的电流,当VDD变化率大到一定地步,将会引起Latch up。
  2. 当I/O的信号变化超出VDD-GND(VSS)的范围时,有大电流在芯片中产生,也会导致SCR的触发。
  3. ESD静电加压,可能会从保护电路中引入少量带电载子到well或substrate中,也会引起SCR的触发。
  4.当很多的驱动器同时动作,负载过大使power和gnd突然变化,也有可能打开SCR的一个BJT。
  5. Well 侧面漏电流过大。
  防止Latch up 的方法:
  1.在基体(substrate)上改变金属的掺杂,降低BJT的增益
  2.避免source和drain的正向偏压
  3.增加一个轻掺杂的layer在重掺杂的基体上,阻止侧面电流从垂直BJT到低阻基体上的通路
  4. 使用Guard ring: P+ ring环绕nmos并接GND;N+ ring环绕pmos 并接VDD,一方面可以降低Rwell和Rsub的阻值,另一方面可阻止载流子到达BJT的基极。如果可能,可再增加两圈ring。
  5. Substrate contact和well contact应尽量靠近source,以降低Rwell和Rsub的阻值。
  6.使nmos尽量靠近GND,pmos尽量靠近VDD,保持足够的距离在pmos 和nmos之间以降低引发SCR的可能
  7.除在I/O处需采取防Latch up的措施外,凡接I/O的内部mos 也应圈guard ring。
  8. I/O处尽量不使用pmos(nwell)
  COMS电路由于输入太大的电流,内部的电流急剧增大,除非切断电源,电流一直在增大这种效应就是锁定效应。当产生锁定效应时,COMS的内部电流能达到40mA以上,很容易烧毁芯片。
  防御措施:
  1)在输入端和输出端加钳位电路,使输入和输出不超过不超过规定电压。
  2)芯片的电源输入端加去耦电路,防止VDD端出现瞬间的高压。
  3)在VDD和外电源之间加限流电阻,即使有大的电流也不让它进去。
  4)当系统由几个电源分别供电时,开关要按下列顺序:开启时,先开启COMS电路的电源,再开启输入信号和负载的电源;关闭时,先关闭输入信号和负载的电源,再关闭COMS电路的电源。

免责声明:本站文字信息和图片素材来源于互联网,仅用于学习参考,如内容侵权与违规,请联系我们进行删除,我们将在三个工作日内处理。联系邮箱:chuangshanghai#qq.com(把#换成@)

-- End --