parameter
-
verilog语句parameter的用法是什么
initall=0，rec_data=1，data_pro=2，cmd_pro=3，send_ep1=4； 分别代表状态，如：state == 0的话，case语句就会进入initall状态，state == 1的话， case语句进入rec_data；依次类推，1、2、3、4这些标号用parameter表示，是通常的写法，代表常数参数，这样也便于修改，状态也比较直观，可以随便修改的。 1、2...
initall=0，rec_data=1，data_pro=2，cmd_pro=3，send_ep1=4； 分别代表状态，如：state == 0的话，case语句就会进入initall状态，state == 1的话， case语句进入rec_data；依次类推，1、2、3、4这些标号用parameter表示，是通常的写法，代表常数参数，这样也便于修改，状态也比较直观，可以随便修改的。 1、2...